思考L1 System memory 和 L1 Cache 是什么关系？L1 指令 cache 禁用时，指令 cache 就真的不会缓存了吗？此时还会出现缓存不一致的情况吗？L1 data cache 禁用时，L1 data cache 就真的不会缓存了吗？此时还会出现缓存不一致的情况吗？在下电的时候，cache 有什么自动的行为？有没有 invalidate the entire data cache 的操作？那操作系统中的 invalidate_all_cache 是如何实现的？什么是 Br

Register 和 Memory 的复位 Register是有复位端口的，当我们assert复位端口，寄存器便被复位到0。 而FPGA中的Memory通常是没有复位端口的，假如我们想要clear memory中的内容，需要一行一行，一个地址一个地址去清除。如果没有memory clear的逻辑，那么之前写在memory中的数据会一直存在，直到整个FPGA上电复位。 一次Memory没有复位引起的歧义 首先我们的FPGA系统中有个feature是需要memory存储一些配置条件，这个配置条件是